PATENT ABSTRACTS OF JAPAN

11-161601 (11)Publication number : (43)Date of publication of application: 18.06.1999

(51)Int CI G06F 13/42

MATSUSHITA ELECTRIC IND CO LTD (21)Application number: 10-233052 (71)Applicant:

G06F 1/10 H03K 5/15


19.08.1998 (72)Inventor: TAKAHASHI SATOSHI (22)Date of filing:

(30)Priority

Priority number: 09222333 Priority date: 19.08.1997 Priority country: JP

(54) ADJUSTING DEVICE FOR DELAY TIME BETWEEN TRANSMISSION LINES

PROBLEM TO BE SOLVED: To adjust a phase shift between signals in the same cycle even when the phase shift has a long delay quantity exceeding one cycle of a clock signal when signals are transmitted simultaneously by using transmission lines. SOLUTION: When signals are transmitted to transmission lines in parallel by using transmission lines 50a to 50e, 51a to 51e, and 52a to 52e on boards 50 to 52 and transmission lines 70a to 70e and 80a to 80e on a mother board 60, a timing adjusting mechanism D is provided for at least one group of transmission lines on the boards 50 to 52 and mother board 60. Further, signals are transmitted from an LSI 2 to the respective transmission lines in a set synchronous cycle and the other LSI 3 receives the signals transmitted by those transmission lines. The delay quantities of the signals of the respective transmission lines received in the synchronous cycle is detected and on the basis of the delay quantities, the timing adjusting mechanism D is adjusted so that the signals outputted to the respective transmission lines at the same time are received on the reception side at the same time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Date of registration

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

20.08.1998

29.05.2001

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平11-161601

(43)公開日 平成11年(1999)6月18日

(51) Int.CL.		徽別記号	FΙ		
G06F	13/42	350	G06F	13/42	350A
	1/10			1/04	330A
H03K	5/15		н03К	5/15	Z

審査請求 有 請求項の数19 OL (全 16 F


		養金請求 有 耐求項の数19 OL (全 16	Į
(21)出廣番号	特願平10-233052	(71)出題人 000005821 松下氣器產業株式会社	
(22)出廢日	平成10年(1998) 8月19日	大阪府門真市大字門真1006番地	
(31)優先権主張番号 (32)優先日	特质平9-222333 平 9 (1997) 8 月19日	大阪府門真市大字門真1006番地 松下電 蘇業株式会社内	器
(33)優先権主張国	日本 (JP)	(74)代理人 弁理士 前田 弘 (912名)	

(54) 【発明の名称】 複数伝送線路間の遅延時間の調整装置

(57) 【要約】

【課題】 複数の伝送線路を用いた信号の同時伝送において、信号間の位相ズレがクロック信号の1 周期を越え る長い選延量であっても、その位相ズレを同一周期に調 整する。

【解決手段】 ボード50~52上の伝送線路50a~50e、51 a~51e、52a~52a及びマザーボード60上の伝送線路370a で70a、80a~80eを現れて各位を設備に登せ対向送する場合、そのボード上及びマザーボード上の伝送線路の少くとも1 創たタイミング調整機構りを設ける。更近に同期サイクルにおいて、LS 12 から各伝送線路に信号を同時伝送し、これ等の伝送線路を介して、送定した信気等を回りによります。 前記の期サイクル内で異位した各伝送後部の信号間の運転量を検出し、これるの選延量を検出し、これるの選延量に対して、前記各伝送線路に同時出力。れる信号が受信側で同時に受信されるように、タイミング調整機構りを開発する。



【特許請求の範囲】

【請求項1】 複数のデバイス回路に各々配置されたデバイスと、

前記各デバイス回路に形成された複数の伝送線路と、 前記複数のデバイス回路が接続されるマザーデバイス回路に形成された複数の伝送線路とを備え、

所定の2個のデバイス回路上の両デバイス間の複数の信 号の同時伝送を、前記2個のデバイス回路上の複数の伝 送線路及び前記マザーデバイス回路上の複数の伝送線路 を用いて行う複数伝送線路間の遅延時間の調整装置であ って、

前記各デバイス回路上の複数の伝送線路、及び前記マザ ーデバイス回路上の複数の伝送線路の少くとも1組に は、信号の伝送遅延時間を開整するタイミング調整手段 が配置されることを特徴とする複数伝送線路間の遅延時 間の調整装備。

【請求項2】 各デバイス回路上の複数の伝送線路、及び前記マザーデバイス回路上の複数の伝送線路の全てに、各々、タイミング調整手段が配置されることを特徴とする請求項1 記載の複数伝送線路間の遅延時間の調整 を留。

【請求項3】 所定の同期サイクルを設定する同期サイクル設定手段と、

前記同期サイクル設定手段により設定された同期サイク ル内で、一方のデバイスから同時出力され且つ他方のデ バイスが受信した各伝送線路の信号間の遅延量を検出す る遅延量後出手段と、

前記運延量検出手段が検出した各伝送線路の信号間の遅 延量に基いて前記タイミング調整手段を制御する制御手 段とを備えたことを特徴とする請求項12は2記載の複 数伝送線路間の遅延時間の脚等設備。

【請求項4】 前記制御手段は、

前配遅延量検出手段が検出した各伝送線路の信号間の遅 延量に基いて、前配他方のデバイスが前記各伝送線路の 信号を同時に受けるように、各伝送線路に挿入すべき遅 延量を決定する遅延量決定手段と、

前配遅延量決定手段により決定された各遅延量を、対応 する伝送終路に挿入するように、前記タイミング調整手 段を制御する遅延地設定手段とを備えたことを特徴とす る請求項3配載の複数伝送練路間の遅延時間の調整装 置。

【請求項5】 前記同期サイクル設定手段は、

所定の時間間隔で同期サイクルを設定することを特徴と する請求項3記載の複数伝送線路間の選延時間の調整装 置。

【請求項6】 各伝送線路への信号の伝送はパリティを 付加して行われ、

前記同期サイクル設定手段は、

前記パリティに基いて、他方のデパイスが受けた信号の 伝送エラーを検出し、この伝送エラーが検出された時、 同期サイクルを設定することを特徴とする請求項3 記載 の複数伝送線路間の遅延時間の調整装置。

【請求項7】 同期サイクルの終了後、伝送エラーが検 出された信号の再送が行われることを特徴とする請求項 6 記載の複数伝送線路間の遅延時間の調整装置。

【請求項8】 各伝送線路への信号の伝送は、ビット修 正可能なパリティを付加して行われ、

前記問期サイクル設定手段は、

前記パリティに基いて、他方のデバイスが受けた信号の 伝送エラーを検出し、この伝送エラーが検出された時、 同期サイクルを設定することを特徴とする請求項3記載 の複数伝送線路間の遅延時間の調整接管。

【請求項9】 伝送エラーが検出された信号のピット修 正が行われ、このエラーが検出された信号の再送は行わ れないことを特徴とする請求項7記載の複数伝送線路間 の遅延時間の調整装置。

【請求項10】 2個のデバイス回路に各々配置された デバイス及び複数の伝送線路の少くとも一箇所に温度セ ンサーが配置され、

前記同期サイクル設定手段は、

前記温度センサーが所定温度以上の変化を検出した時、 同期サイクルを設定することを特徴とする請求項3記載 の複数伝送線路間の遅延時間の稠整禁管。

【請求項11】 前記同期サイクル設定手段による同期 サイクルの設定は、

別途に付加した専用の伝送線路に同期信号を伝送することにより、行われることを特徴とする請求項3記載の複数伝送線路間の遅延時間の調整装置。

【請求項12】 前記同期サイクル設定手段による同期 サイクルの設定は、

的配各伝送線路に同時伝送される信号を、所定期間の 間、所定の電位レベルに固定することにより、行われる ことを特徴とする請求項 3 記載の複数伝送線路間の遅延 時間の調整装置。

【請求項13】 2個のデバイス間の信号の伝送は、所 定のプロトコルに基いて行われ、

前配同期サイクル設定手段による同期サイクルの設定 は、前配プルトコルの出力により行われることを特徴と する請求項3記載の複数伝送線路間の遅延時間の調整装 置。

【請求項14】 前記タイミング調整手段は、

複数個の遅延素子と、これ等の遅延素子の組合せを選択 する選択回路とを備えることを特徴とする請求項3記載 の複数伝送線路間の遅延時間の調整装置。

【請求項15】 前記タイミング調整手段は、

前記複数の伝送線路と同数備えられ、各タイミング調整 手段は、対応する伝送線路の途中に配置されることを特 彼とする請求項3記載の複数伝送線路間の遅延時間の調 整装管。

【請求項16】 一方のデバイスは、プロセッサ又はD

SPであることを特徴とする請求項3記載の複数伝送線 路間の遅延時間の調整装置。

【請求項17】 他方のデバイスはメモリであることを 特徴とする請求項3記載の複数伝送線路間の遅延時間の 調整装置。

【請求項18】 前記遅延量検出手段は、

風期サイクル内で、前記第1のデバイスから風勢出力を も且つ前記第2のデバイスが各伝送線路を経て受信した 個号のうち、第2のデバイスが最も遅く受けた1つの伝 送線路の倡导を基準として、この基準倡号と他の伝送線 部の倡号をとの間の運販量を検出することを特徴とする前 求項3記載の複数伝送線路間の遅延時間の襲撃被変。

【請求項19】 第1のデバイスからの複数信号の出力 は、クロック信号に基いて行われ、

前記同期サイクル設定手段が設定する同期サイクルの期間は、前記クロック信号の1周期を越えることを特徴と する請求項 18記載の複数伝送線路間の遅延時間の調整 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高速な信号伝送で あって、複数の伝送線路を利用してこの伝送線路に同時 に低号を伝送する場合に、各伝送線路毎に異なる選逐時 間を調整する複数伝送線路間の遅延時間調整装置の改良 に関する。

[0002]

【従来の技術】一般に、複数の信号伝送線路では、その 各々が持つ信号伝搬遅延時間が相互に異なるため、伝搬 する信号にスキュー(skew)が発生する。例えば、 複数のデータを同一の受信部に伝送する場合には、これ 等のデータが受信部に到達した時点相互に差異が生じ る。また、同一の信号(例えばクロック信号等)を複数 の受信部に伝送する場合にも、各受信部が前記信号を受 信する時点には相互に差異がある。このスキューは、1 個のLSIの内部で信号伝送をする場合、及び複数個の LSI間で信号を伝送する場合の何れでも生じる。スキ ューが生じると、LSIの誤動作を生じることがある。 【0003】このため、従来では、例えば特開平7~7 3 1 1 8 号公報に関示されるように、同期回路を設け て、複数の伝送線路を経て受信された信号間に位相ズレ が生じたときには、最も遅れた1つの伝送線路の信号を 基準に、他の伝送線路に所定の遅延衛子を配置して、位 相ズレを吸収することにより、これ等信号間の位相ズレ の調整している。

【0004】また、従来、例えば特別平6-54016 会公報に開示されるものでは、複数のデータをこれと同 数の伝送機能を用いて伝送する場合に、これ等データの 受信部(フリップフロップ)でのデータの取り込みタイ ミング、即ちこれ等フリップフロップへのクロック信号 の入力等例を調整可能とし、全てのデータが受傷した後 にクロック信号を入力することにより、複数のデータを 同時に受信部で受信する構成を採用している。

[0005]

【発明が解決しようとする課題】ところで、近年では、 LSIを搭載したボードを複数用意し、これ等のボード をマザーボードに立てて配置すると共に、割配をボード 及びマザーボードに伝送線器を形成して、各ボードのし SI間の信号の伝送を、ボード上の伝送線器とマザーボ ード上の伝送線器とを用いて持つている。

【0006】しかしながら、前記のような回路構成で は、所定の2個のLS1 間で複数の個号の同時伝送を行 う場合に、その2個のLS1 が何れのボードに配置され るかによって伝送線路の合計長さが異なり、後って、様 々の合計伝送線路長に対して各々複数の個号が何時に受 信側のLS1に到達するように遅延素子を挿入すること は困難である。

[0007] 更に、近年のLS1等の動作の高速化に件 い、複数本の伝送線路を用いて並列にデータを転送する 場合に、転送レートが550MB/秒 (即ち、250M Hz) 以上の高速な信号伝送を必要とするものも出てきており、例えば、500MHzの信号伝送では、1サイフルは2ナン参以下となる。

【〇〇〇8】しかしながら、このような高速動作するし SI等において、信号スキューによる位相ズレを調整す る場合に、前記従来の技術を適用することはできない。 【0009】即ち、前者の従来技術では、複数箇所で受 信された信号波形間の位相差を検出するので、クロック 信号の1周期をTとすると、受信された信号波形間の位 相ズレがT/2未満の場合には、その位相ズレを調整で きるものの、例えば図14(a)に示すように、3つの 信号A、B、Cのうち、2つの信号A、C間の位相ズレ がT/2を越えて、T+ r2 となると、同図 (b) に示 すように、信号Cは信号Aに対して1周期Tだけズレて 調整されることになる。このような事態は、例えば、伝 送線路間に10cmの長さのズレがあれば、40pFの負 荷で2ナノ秒の位相ズレとなり、この位相ズレは前記5 OOMHzの信号伝送では1サイクル以上であるため、 容易に想定し得ることが判る。

【0010】また、後者の使来技術では、複数のデータの受価後にクロック信号を受賞するように前20つ ック信号を受賞するように前20つ ック信号を受ける場合になる場合には、このデータの受信息をでゆって少せば民に次期別の低に変化していることがあり、使って、各フリップフロップへの一ク取り込み時期を同一時期に調整することが不可能である。以上のことから、前20つの使来技術では、高速動作するLSI等での信号スキューを解決することは不可能となる。

【0011】本発明は、前記従来の欠点を解消するものであり、その目的は、高速に動作するLSI等におい

て、複数の伝送線路を用いて各伝送線路に借号を同時に 伝送する場合に、その何れかの伝送線路の信号の伝数道 建時間が1周期を結える場合であっても、全ての伝送線 路間の信号の位相ズレを良料に調整して、同一周期のサ イクルに信号スキューを合せることにある。 [0012]

【課題を解決するための手段】以上の目的を達成するた め、本発明では、複数のポードをマザーボードに立てて 配置する場合のように、複数のデバイス回路をマザーデ パイス回路に接続する場合に、複数のデパイス回路上の 各伝送線路及びマザーデバイス回路上の伝送線路を用い て複数の信号を並列伝送するとき、信号の伝染遅延時間 を調整するタイミング調整機構を適切に配置すると共 に、回路の動作等に必要な本来の信号の伝送を一旦停止 し、所定の同期サイクルを実行し、所定の時点を基準に 各伝送線路間の信号の位相ズレを検出することにより、 各伝送線路を経て受信された信号間に1周期を越える位 相ズレがあっても、その位相ズレを適切に調整して、間 一周期のサイクルに信号スキューを合せることとする。 【0013】すなわち、請求項1記載の発明の複数伝送 線路間の遅延時間の調整装置は、複数のデバイス回路に 各々配置されたデバイスと、前記各デバイス固路に形成 された複数の伝送線路と、前記複数のデバイス回路が接 続されるマザーデバイス回路に形成された複数の伝送線 路とを備え、所定の2個のデバイス回路上の両デバイス 間の複数の信号の同時伝送を、前記2個のデバイス回路 上の複数の伝送線路及び前記マザーデバイス同路上の複 数の伝送線路を用いて行う複数伝送線路間の遅延時間の 調整装置であって、前記各デバイス回路上の複数の伝送 線路、及び前記マザーデバイス回路上の複数の伝送線路 の少くとも1組には、信号の伝送遅延時間を顕整するタ イミング調整手段が配置されることを特徴とする。

[0014] 請求項2記載の発明は、前記請求項1記載の複数伝送館器間の遅延時間の調整装置において、各デバイス回路上の複数の伝送機器、及び前記でザーデバイス回路上の複数の伝送機器の全でに、各々、タイミング調整手段が配置されることを特徴とする。

[0015] 請求項3匹較の参明は、前起請求項3又は 全記載の複数伝送線路間の選延時間の調整装置におい て、所定の同時サイクルを設定する同時サイクル設定年 段と、前記即開サイクルを設手段により設定された同時 サイクル内で、一方のデバイスから同時出力を14日・他 方のデバイスが受信した名伝送線路の信号間の遅延量を 検出する遅延度検出手段と、前記遅延度松出手段が検出 た名伝送後部の信号間の遅延量と が開整手段を制御する制御手段とを備えたことを特徴と オス

【0016】請求項4記載の発明は、前記請求項3記載の複数伝送練路間の遅延時間の調整装置において、前記制御手段は、前記遅延量検出手段が検出した各伝送線路

の信号間の選延量に基いて、前記他方のデバイスが前記 存伝送線路店信号を同時に受けるように、各伝送線路店 挿入すべき遅延量を決定する選延量決定手段と、前記建 延量決定手段により決定された各選延量を、対応する伝 送線路に挿入するように、前記タイミング調整手段を制 飾する遅延倍設定手段とを備えたことを特徴とする。

[0017] 請求項5記載の発明は、前記請求項3記載 の複数伝送線路間の遅延時間の調整装置において、前記 同期サイクル設定手段は、所定の時間間隔で同期サイク ルを設定することを特徴とする。

【0018】請求項6起載の処勢は、前記請求項3記載の複数伝送線諮問の運動時間の調整装置において、各広 減齢路への信号の伝送はパリティを付加して行われ、前 記同期サイクル処定手段は、前記パリティに基いて、他 方のデバイスが受けた信号の伝送エラーを検出し、この 伝送エラーが検出された時、同期サイクルを設定するこ とを特徴とする。

【0019】請求項7記載の発明は、前記請求項6記載の複数伝送線路間の遅延時間の調整装置において、同期 サイクルの終了後 伝送エラーが検出された信号の再送 が行われることを特徴とする。

【〇〇2〇】請求項8記載の発明は、前記請求項3記載 の謀叛征送籍路間の選議時間の調整被置において、各本 連絡路への信号の選法、ピット等軍百額なパリティを 付加して行われ、前記問期サイクル設定手段は、前記パ リティに基いて、他方のデバイスが受けた信号の伝送エ ラーを接出し、この伝送エラーが検出された時、同期サイクルを設定することを特徴とする。

【0021】請求項9記載の発明は、前記請求項7記載 の複数伝送線路間の選延時間の調整装置において、伝送 エラーが検出された個号のピット修正が行われ、このエ ラーが検出された個号の再送は行われないことを特徴と する。

【0022】請求項10定数の発明は、前記請求項3記 数の複数伝送終路間の遅延時間の調整接置において、2 個のデバイス回路に各々配置されたデバイスをが複数の 伝送線路の少くとも一箇所に温度センサーが配置され、 前起同期サイクル設定手段は、前配温度センサーが所定 混度以上の変化を検出した時、同期サイクルを設定する ことを特徴とする。

【0023】請求項11記載の発明は、前記請求項3記 載の複数伝送線路間の遅延時間の調整装置において、前 部同期サイクル設定手段による同期サイクルの設定は、 別途に付加した専用の伝送経緯に同期信号を伝送することにより、行われることを特徴とする。

[0024] 請求項12記載の発明は、前記請求項3記 載の複数伝法練路間の選延時間の調整装置において、前 記同期サイクル設定手段による同期サイクルの設定は、 前配各伝送機路に同時伝送される借号を、所定期間の 間、所定の電性レベルに固定することにより、行われる ことを特徴とする。

【0025】請求項13至較の発明は、前記請求項3記 鉄の複数低送線路間の遅延時間の調整被置において、2 個のデバイス間の信号の伝送は、所定のプロトコルに基 いて行われ、前記同期サイクル役定手段による同期サイ クルの役定は、前記プルトコルの出力により行われるこ とを特徴とす。

【00226】請求項14記載の発明は、前記請求項3記 載の複数伝送線路間の遅延時間の調整装置において、前 記タイミング調整手段は、複数個の遅延楽子と、これ等 の遅延素子の組合せを選択する選択回路とを備えること を特徴とする。

【0027】請求項15記載の発明は、前記請求項3記 載の複数伝送接路間の運延時間の調整装置において、前 記タイミング調整手段は、前記規数の伝送接終と同数譜 えられ、各タイミング調整手段は、対応する伝送線路の 途中に配置されることを特徴とする。

【0028】請求項16記載の発明は、前記請求項3記 載の複数伝送線路間の遅延時間の調整装置において、一 方のデバイスは、プロセッサ又はDSPであることを特 徴とする。

【0029】請求項17記数の発明は、前記請求項3記 載の複数伝送線路間の選延時間の調整装置において、他 方のデバイスはメモリであることを特徴とする。

【0030】 譲来項18記載の乗明は、前記記求項3起 載の複数伝送締結間の選延時間の調整核置において、前 記選延護検出手段は、同期サイクル内で、前記第1のデ バイスから同時出力され且つ前記第2のデバイスが各伝 送線銘音を任文優した保号のうち、第2のデバイスが各 も運く受けた1つの伝送締結の信号を基準として、この 基準信号と他の伝送締結の信号との間の遅延量を検出す ることを特徴としている。

【0031】請求項19記載の発明は、前記請求項18記載の提販任送練路間の選延時間の調整装置において、 第1のデパイスから複数報管の出力は、クロック信号 に基いて行われ、前記同期サイクル設定手段が設定する 同期サイクルの期間に、前記クロック信号の1周期を超 えることを特徴とする。

[0032]以上の構成により、本発明では、デバイス 回路上の伝送機路及びマザーデバイス回路上の伝送機路 を用いて各の近線路に信号を製所伝送する場合に、それ 等のデバイス回路上及びマザーデバイス回路上の伝送線 が成立を表現した。 が開発を見なります。 の対象を実行と、この同期サイクル内で複数の伝 送線路に各々信号が同一時点で一方のデバイスから伝送 される。他方のデバイスは、前記各伝送機路を移住信号 を受債し、遅延量接出手段がこれ等伝送機路を経行信号 された。他方の運延量を決けずる。ここに、同期サイクルの関節を いの期間をつりて得りの「馬期を起える開始(例えば いの期間をつりて信号の「馬期を起える開始(例えば クロック信号の複数周別)とした上で、前記周期サイク 内内で各位送韓路に伝送された信号間の選延量を検出す るので、何れかの伝送韓路の信号の伝搬選延重が1周期 を越える長い選延量であっても、これ等複数の伝送韓路 を経て受信された信号を同一周期のサイクルに同期させ ることが可能である。

[0033]

【発明の実施の形態】以下、本発明の実施の形態につい て図面に基いて説明する。

【0034】図15は、本発明の実施の形態の全体概略 構成を示す。

【0037】こで、本発明の特徴として、各ボードの 伝送線路50a~50e、51a~51e、52a~5 1e、及びでザーボードの伝送線路70a~70e、8 0a~80eの少くとも1組の伝送線路には、信号の伝 数時間を理整するタイミング調整機構(タイミング調整 年段)Dが配置される。同図では、をでの組の伝送線路 にタイミング調整機構のが配置されている。

【0038】図1は、前記図15において2個のボード 50、51を有し、他のボード52を有しない場合の実施の形態を示す遅延時間調整装置である。

【0039】同図において、1a~1eは第1ないし第 5の5本の伝送線路であって、前記ボード50の伝送線 路50a~50eと、マザーボード60の伝送線路70 a~70e、80a~80eと、ボード51の伝送線路 51a~51eとにより構成される。

【0040】また、2及び3は前配伝送機路1a~10を介して相互に接続される第1及び第2のCNS1(第1 及び第2のデバイス)である。前窓第1のLS12には、例えばプロセッサ又はDSPで構成され且つ同時に4個のデータを発生するデーク発生手段が4と、このデータ発生手段が発生したデータ(信号)を、前記5本の伝送機路のうち第5の伝送機路1。を除く4本の伝送機路1a~1dに出力するデータ出力手段5とが憶えられる。低、データ出力手段5は、接近するように、第5の伝送機路1aに同期階号を出力する。

【0041】一方、前記第2のLS13には、前記第1 ないし第4の伝送機路1。αー1 dに伝送されたデータ及 び第5の伝送機路1。に伝送された両規程号を受けるデ ータ入力手段6と、この受けた4個のデータを保持する データ保持手段7とか備えられる。節記データ保持手段 7は約えばメモリで構成される。

【0042】前記各伝送線路1a~1eは、図13から 刺るように、同図で左方に延びた後に同図で下方に折れ 曲り、従って、各伝送線路1a~1eは相互に線路長が 異なる。

【0043】また、前記各伝送線路1a~1eには、各 々、タイミング調整機構 (タイミング調整手段) 10a ~10eが配置される。これ等のタイミング調整機構1 Oa~10eは、対応する伝送線路の信号伝搬遅延時間 を変更するものであり、本実施の形態では、図15のマ ザーボード60上に配置される。前記タイミング調整機 構10a~10eは相互に同一構成であり、その内部構 成を図2に例示する。同図 (a) では、遅延時間 r を持 つ6個のインパータ遅延回路(遅延素子)20a~20 fが直列に接続され、これ等6個の遅延回路20a~2 Ofをパイパスする線路20gと、第1段目の遅延回路 20aのみを通る線路20hと、第1及び第2段目の遅 延回路20a、20bを通る線路201と、第3段目ま での遅延回路20a~20cを通る線路20jと、第4 段目までの遅延回路20a~20dを通る線路20k と、第5段目までの遅延回路20 a~20 eを通る線路 201と、全ての遅延回路20a~20fを通る線路2 Omとを有し、これ等7つの線路20g~20mの何れ かをセレクタ (選択回路) 21で選択して、対応する伝 送線路の遅延量を7段階に調整する構成である。このセ レクタ21は、後述する遅延値設定手段19からの遅延 値設定信号により制御される。尚、遅延回路の数は6個 に限定されない。また、タイミング調整機構10a~1 Oeの構成は図2(a)に限定されず、その他、例えば 同図(b)に示すように、長さが異なる複数の線路(選 延素子)を複数個(図では4個)のセレクタ(選択回 路) 22で選択し、各々選択した線路を直列に接続し て、その線路長の長短で伝送線路の遅延量を調整する構 成としてもよい。更に、同図(c)に示すように、複数 個(同図では3個)の遅延素子23とこれ等をパイパス する線路と、これ等を選択する複数個 (同図では3個) のセレクタ (選択回路) 24とを設けて、直列接続する 遅延素子23の数で伝送線路の遅延量を調整する構成と してもよい。

【0044】また、図1において、15はマスター(関 前部データ入力手段らが接続されており、このデータ入 力手段6が受ける各伝送機路1a~1dからのデータに 盆いて、又は周期的に、各データの位相ズレを構整する ために同期サイクルに移行するか否かを判断し、同期サ イクルに移行すると判断した時に同期サイクル判定信号 を出力する。

【0045】更に、16は同期イベント発生手段であっ て、前記マスター15が同期サイクルに移行すると判断 した時、その同期サイクル判定信号を受けて同期サイク ル信号を発生する。17は同期信号発生手段であって、 前記同期イベント発生手段16が発生した同期サイクル 信号を受けて、図6に示す間期信号をデータ出力手段5 に出力する。本実施の形態では、図6に示したように、 同期信号がLレベルの期間が同期サイクルである。前記 データ出力手段5は、この同期信号を第5の伝送線路1 ●に出力する。前記データ発生手段4は、前記同期イベ ント発生手段16が発生した同期サイクル信号を受け て、図6に示す信号A~Dを同時に発生する。これ等の 信号A~Dの発生時点は、図6に示すように、同期信号 の発生時点よりも所定期間遅れている。前記発生した位 号A~Dは、データ出力手段5により、第1~第4の伝 送線路1a~1dに伝送される。

【0046】加えて、18は間期検出手段であって、こ の同期検出手段18は、前記同期サイクルにおいて、伝 送線路1a~1eに伝送されたデータ及び同期信号を前 記データ入力手段6を介して受けて、その同期信号を検 出し、この検出時点を基準に前記受信した4個のデータ の遅延量 τ 1~ τ 4 を算出する。この同期検出手段(深 延量検出手段) 18の構成を図3に示す。尚、周図で は、データAに対する構成のみを示しており、データB ~ Dに対する構成については省略している。同図におい て、同期検出手段18は、所定の遅延時間τを持つ6個 の遅延器60a~60fが直列に接続され、第1段目の 遅延器60aには同期信号が入力される。また、同期検 出手段18は、7個の2入力型のAND同路71a~7 1gを持ち、第1のAND回路71aは前記同期信号と データAとが入力される。第2ないし第7のAND回路 71b~71gは、第1ないし第6段目の遅延器60a ~60fに対応し、各々、対応する遅延器の出力とデー タAとが入力される。従って、図4の例では、第3段目 と第4段目の遅延器60c、60dの出力、即ち、同期 信号を時間3 で及び時間4 でだけ遅延した両信号の立ち 下がり時の間でデータAが各AND回路71a~71g に入力されるので、同図に示すように、第1ないし第4 のAND回路71a~71dのみの出力が"H"レベ ル、残りの第5ないし第7のAND回路71a~71d の出力が" L" レベルとなり、これ等7個のAND回路 の出力状態の組合せ(1111000)が、局期信号に 対してデータAの遅延時間は3 r であることを示す。同 様に、例えば前記組合せが(1111100)では運延 時間は4で、(1110000)では2で、(1100 000) では τ、 (100000) では遅延時間は" 0"と検出される。

【0047】図1に戻って、前記マスター(遅延量決定

手段)15は、前起周期検出手段18が検出した各伝送 雑路1a~1eでのデータの選延量で1~44を受け、 これ等の選延費で1~54に基づいて、第1をいし第4 の伝送線路1a~1dに挿入すべき遅延値でA~rDを 各々決定する。このマスター15の製作の拝線は到5に 示したフローチャートを用いて後述する。

【0049】次に、前記同期検出手段18、マスター15及び遅延値設定手段19の動作の詳細を図5のフローチャートに基づいて説明する。

【0050】同図において、ステップS1では、マスタ - 15が同期サイクルに入ると判断する。この判断は、 例えば所定時間の経過毎に行われる。この判断時には、 同期イベント発生手段16が同期サイクル信号を出力 し、同期イベントが開始される。ステップS2では、同 期イベントの開始により、同期サイクルが開始される。 即ち、同期信号発生手段17が図6に示す"LOW"レ ベルの問期信号を発生する。この"LOW"レベルの期 間はクロック信号の1周期を越える期間、具体的には図 6に示すようにクロック信号の4周期分であって、この 期間が同期サイクルである。また、データ発生手段4 は、前記"LOW"レベルの問期信号の出力後の所定期 間(例えばクロック信号の1周期の期間)の経過後に、 同図に示す試験用のデータA~Dを発生し、これ等のデ ータA~D及び問期信号がデータ出力手段5から第1~ 第5の伝送線路1a~1eに伝送される。

[0051]その後、ステップS3では、同原技出手段 18が、前記"LOW"レベルの同原信号を第5の伝送 接路1。20グデータ入力手段をを経て受信したか否かを 判断し、この同期信号の受信が検出されると、ステップ S4で、この同期信号の受信がを出されると、ステップ G4での保み同業経費の生用が発色するとその

【0052】続いて、ステップ85~88では、同期検 出手段18が、第1ないし第4の伝送線路1a~1位 終た4つのデータA、B、C、Dが内部に到達したか否 かを検出し、各データが到渡すれば、ステップ89~8 12で、各々、前起同時信号の受債時で。から各データ の到達時までの時間で1~1を算出する。

【0053】前記ステップS12の後は、ステップS1

3で、マスター(遅延量決定手段) 15が前記時間 1 ~ r 4 のうち最も長い時間(図6では時間 r 1) を抽出 し、この時間で1を最大時間でmax とする。次に、ステ ップ14~S17では、マスター15が前記最大時間で max と前記各時間で1~で4との差を演算し、その結果 得られる各データA~D間の位相ズレを、各々、rA (= rmax-r1=0) , rB (= rmax-r2) , rC (= r max-r 3) 、rD (= r max-r 4) とする。続い て、ステップS18~S21では、遅延値設定手段19 が、前記得られた位相ズレτA、τB、τC及びτDを 第1ないし第4の伝送線路1a~1dに挿入すべき遅延 時間として設定すると共に、第1ないし第4の伝送線路 1a~1dのタイミング調整機構10a~10dを、-旦遅延値を"O"にリセットした後、この挿入すべき遅 延時間 τ A ~ τ D に制御すると共に、必要に応じて同期 信号の基準点でoを調整するようにタイミング調整機構 10eを制御して、第5の伝送線路1eの遅延量を調整 する。その後、同期サイクルを終了する。

【0054】次に、同期サイクルへの移行を前記マスタ —15がどのように判断するかの詳細を説明する。前記 マスター15は既述したように所定周期毎、即ち、所定 時間を計測し、その時間経過毎に同期サイクルに入ると 判断する。例えば、1Wの電力のLSIでは、100ms ecで1℃変化する場合があるので、100msec毎に同期 サイクルを実行する。マスター15は、その他、次のよ うにも判断できる。即ち、伝送線路1a~1dの抜数ド ットのデータにパリティが付加される場合に、そのビッ トの転送エラーを検出して、問期サイクルに移行すると 判断する。この場合には、同期サイクルの実行後に、転 送エラーが生じたデータの再送が必要である。また、他 の判断の手法としては、ピット修正可能なパリティ機能 をマスター15が備え、ピットの転送エラーの検出時 に、その転送エラーを生じたビットを修正した後、同期 サイクルに移行すると判断する。この場合には、転送エ ラーが生じたデータの再送は不要である。更に、他の判 断手法としては、第1及び第2のLSI2、LSI3並 びに伝送線路1a~1eの少くとも1箇所に温度センサ 一を配置し、所定温度変化した時点で同期サイクルを実 行する。例えば、温度が10℃だけ変化すると、信号ス キューは数ナノsec ズレを生じるので、10℃の温度変 化毎に同期サイクルを実行する。

【0055] 従って、本実施の形態では、同期サイクルを設定し、この同期サイクルの期間をクロック信号の見期の 周期を終える期間(倒えば、クロック信号の枚製原期) に閲整すれば、この同期サイクル内において、各任送線 路1a~1dを程た各信号A~口間の伝謝遅延時間を を検出でき、その遅延時間繋だりしい遅延値を、対応す る伝送線路1a~1dに挿入できるので、図7(a)に 示すように、例えば、個号Aに対し、信号Bがクロック 信号の1周期未満の遅延時間を持た。信号のがクロック 信号の1周期以上長い遅延時間を持つ場合であっても、 同図(b)に示すように、信号日及び信号での双方を信 号Aと同一のクロック周期内に調整することが可能であ る。

【0056】尚、第1のLS [2がメモリコントローラ であり、第2のLSI3がメモリである場合等では、タ イミング調整機構10a~10e、マスター15、同期 イベント発生手段16、同期信号発生手段17、問期検 出手段18及び遅延値設定手段19を一方のLSI側 (例えばメモリコントローラ側) に集約すれば、他方の LSI側(例えばメモリ側)の構成が簡易になる。この 場合には、別途、信号のリターンパスが必要になる。 【0057】また、本実施の形態では、タイミング調整 機構10a~10eを伝送線路1a~1eに介料した が、その他、第1のLSI2に内蔵し、又は第2のLS 13に内蔵し、更には、第1及び第2のLS12、3の 双方に内蔵しても良いのは勿論である。更に、本実施の 形態では、第5の伝送線路1 e にタイミング調整機構1 O o を配置したが、この伝送線路 1 e は、同期信号(即 ち、位相ズレを調整すべき本来の信号とは異なる信号) の伝送用であるので、このタイミング調整機構10eは 省略しても構わない。

【0058】図8は、同期サイクル、この問期サイクル 内で出力する試験用データ及びこのデータの変形例を示 す。前記実施の形態では、周期サイクルを、図6に示し た"LOW"レベルの同期信号の出力期間としたが、図 8では、同期サイクルは、第5の伝送線路1eに常時出 カされている "HIGH" の間期信号が "LOW" とな る期間(クロック信号の2周期分の期間)と、その後の クロック信号の2周期分の期間との合計期間に設定され る。この同期信号の "HIGH" から "LOW" への立 下り時(同期サイクルの開始時)には、データ発生手段 4は前記同期信号と同一波形の信号を発生し、この信号 はデータ出力手段5により伝送線路1a~1dに伝送さ れる(同図では伝送線路1a、1bのみの信号を描いて いる)。従って、同期信号の "LOW" から "HIG H"への立上り時には、この時点(同期エッジ)で、伝 送線路1a~1dには、"LOW"から"HIGH"に 遷移する信号が同時に伝送される。これ等の信号は同期 サイクルの終了まで(即ち、同期エッジ後のクロック信 号の2周期の期間で) "HIGH" を維持する。従っ て、同期エッジの前後のクロック信号の1周期の期間 (余裕期間)では、各々、伝送線路1a~1dの信号に 変化は無く、同期検出手段18が前記同期サイクル内で これ等伝送線路1a~1dの信号の受信時を各々検出す れば、2個号間の位相ズレがクロック信号の1周期を越 える場合であっても、これ等信号間の位相ズレを検出で きる。尚、前記余裕期間をクロック信号の2周期以上の 期間に設定すれば、信号間の位相ズレがクロック信号の 2周期を越える場合であっても、各信号間の遅延量を検

出できる。

【0059】図9は同期サイクルの他の例を示す。同図 では、同期イベント発生手段16が同期サイクル信号を 発生した時は、データ発生手段4は"L"レベルの信号 を発生する。この信号の"し"レベルの状態はクロック 信号の所定周期分(図では6周期分)継続する。この信 号はデータ出力手段5により伝送線路1a~1dに伝送 される。同期検出手段18は、前記信号の" L" レベル の状態が6周期継続したことを検出し、この検出時点を 同期サイクルの開始時点と認識する。この例では、同期 サイクルはクロック信号の3周期分の期間とされる。こ の同期サイクルにおいて、クロック信号の2周期目の同 期エッジでデータ発生手段4が"H"レベルの信号を発 生し、この信号をデータ出力手段5が各伝送線路1a~ 1 dに伝送する。この例の利点は、前記実施の形態のよ うに同期信号を伝送するための特別な伝送線路1eが不 要となる点である。

【0060】図10は同期サイクルの更に他の例を示す。同図は、第1及び第2のLS12、3が信号の送号を新定のブルトコルに従って行う場合を示し、同期サイクルを行うプロトコルの出力により、同しS12、3が同期サイクルに入る。プロトコルを出力するのはLS12及びLS13の一方、又は他の回路が出力しても構わない。

【0061】図11は前記実施の形態の変形例を示す。 同図は、図1の遅延前間襲整を確じ入し、更に、第2の と313 から第1のLS12 に対し信号を伝送する 機能を付加したものである。即ち、第1及び第2のLS 12'、3'には、各々、データの発生及び保持を行う データ処理年度25、26と、データ入出り平段27、 28とを構える。その他の構成は、前配図1と同様であ るので、同一部分に同一符号を付して、その説明を省略 する。

[0062] 图12は本実施の形態の第2の変形例を示す。同回は、図1の運延時間調整装置に対し、更に、第30年以上、30年間が10年に第52をマザーボード60に接続したものである。

【0063】 前窓第3のLS130は、個号人力側のLS13と連列に、第1ない以第5の正接結路1、130に接続路1、130に接続法・その内部には、前窓第2のLS130に上接技され、その内部には、前窓第2のLS130に対応して、同期接出手段18が付加されるとはに、第3のLS130のボード52上の伝送線路52a~520(図13参照)のマザーボード60近接には、タイミング路整機構10a~10eが配は、タイミング路整機構10a~10eが配は、これ等に対応して断たに設けた遅延値決定手段19により遅延値が関整される。市記第2のLS13のボード51上の圧緩線路51a~51eのマザーボード60近衡にあ、タイミング調整機構10a~10eが配置さ

れ、これ等のタイミング調整提携10a~10gは、これ等に対応する選延値設定手段19により選延値が競撃される。他の構成は図1と同様であるので、同一符号に同一番号を付して、その説明を省略する。

【0064】更に、図131は第3の変形例を示す。本変 形例では、前距第2の変形例の構成に加えて、2個のボード51、52 a~ 52 eに配置した各々のタイミング調整機構10 a~10 eに加えて、他のボード50 b. など、 52 eに配置した各々のタイミング調整機構10 a~10 eに加えて、他のボード50 b.かにも、タイミング課整機構10 a~10 eが配置される。また、これ等のタイミング調整機構10 a~10 eが配置される。また、これ等のタイミング調整機構10 a~10 eが配置される。また、ごれ等のタイミング調整機構10 a~10 eが設けられる。この同期検 出手段18には、対応するタイミング調整機構10 a~ 10 e を選通した値後の同類信号及びデータが入力される。

【0065】 従って、本変形例では、ボード50上の伝送締路50~~500での5つのデータの選距時間が同時間に関係されて、そのデータ間の位相だしが解消されると共に、マザーボード60上の伝送線路700~700次低送線路800~510を使用に接続した伝送線路での5つのデータの選延時間が同一時間に調整されて、そのデータ間の位相ズレが解消される。同様に、マザーボード60上の低送線路700~700と、ボード52上の伝送線路620~0500データの選延時間が同一接続した伝送線路での5つのデータの選延時間が同一時間に開整されて、そのデータ間の位相ズレが解消される。

【0066】尚、図15に赤寸ように、マザーボード6 0上の伝送線路70a~70e及び伝送線路80a~8 0eに、各々、タイミング助整機構10a~10eを配置する構成を追加すれば、各伝送線路50a~50e、 送線路51a~51e、一次20k路50a~50e、 送線路70a~70e及び伝送線路80a~80eでの 複数データの遅延時間が同一時間に調整されて、そのデータ同の位相ズレが解消される。

【0067】尚、以上の説明では、各伝送検路に信号としてデータを伝送する場合を説明したが、本願発明は、 各伝送線路に延速するデータとして、同一のデータ又は 複数の異なるデータを用いる場合の双方を含み、更に は、各伝送検路に伝送する信号として同一のクロックは 号を用いる場合も含むのは勿論である。 【0068】

【発明の効果】以上説明したように、本発明の複数伝送 総路間の選延時間の調整被置によれば、デバイス回路上 機数配の選延時間の調整被置によれば、デバイス回路上 送線路を用いて各伝送線器に信号を並列伝送する場合 に、それ等のデバイス回路上及びマザーデバイス回路上 の伝送線路の少くとも1 犯に信号伝搬運延時間を調整す るタイミング調整機構を扱けると共に、所定の同期サイ クルを楽行し、この同期サイクルの期間をクロック信号 の1周期を触える期間(例えばクロック信号の被数例 期)とした上で、この同期サイクル内で信号を接数の伝 送捨路に伝送し、この伝送した信号を受信するので、こ の各信号間の遅延置(位相ズレ)が、たとえクロック信 等の1周期を結えた長い遅延置であっても、これ等の遅 延重を良好に検出でき、これ等複数の伝送線路を経て受 信された信号を同一周期のサイクルに同期させることが 可能である。

【図面の簡単な説明】

【図1】本発明の実施の影態を示す複数伝送線路間の遅 延時間の調整装置の全体構成を示す図である。

【図2】(a) は同実施の形態におけるタイミング調整 機構の構成を示す図、同図(b) は同タイミング調整機 構の他の構成を示す図、同図(c) は同タイミング調整 機構の更に他の構成を示す図である。

【図3】同実施の形態の同期検出手段の内部構成を示す 図である。

【図4】 同実施の形態の間期検出手段の動作説明図である。

【図5】 同実施の形態における同期サイクル内での複数の信号間の遅延量の検出、及び挿入すべき遅延量の決定の具体例のフローチャートを示す図である。

【図6】同実施の形態における同期サイクル内での複数 の信号間の遅延量の検出、及び挿入すべき遅延量の決定 の様子を説明する図である。

【図7】(a)は信号A、B、Cの位相ズレの様子を説明する図、(b)は本実施の形態の効果の説明図であった。

【図8】同期サイクルの変形例を示す図である。

【図9】 同期サイクルの他の変形例を示す図である。 【図10】 同期サイクルの更に他の変形例を示す図である。

【図11】本実施の形態の第1の変形例を示す図である。

【図12】本実施の形態の第2の変形例を示す図である。

【図13】本実施の形態の第3の変形例を示す図である。

【図14】 (a) は信号A、B、Cの位相ズレの様子を 説明する図、(b) は従来のスキューの調整の様子の説 明図である。

【図15】本発明の実施の形態を示す複数伝送線路間の 建延時間の調整装置の全体概略構成を示す斜視図であ 2

【符号の説明】


1a~1e 伝送線路 2、2´ 第1のLSI(一方のデバイス)


3、3 第2のLSI(他方のデバイス)


4 データ発生手段


5	データ出力手段	27, 28		
6			データ入出力手段	
	データ入力手段	30	第3のLSI	
7	データ保持手段	3 1	データ発生手段	
10a~10e	タイミング調整機構(タイミング	3 2	データ出力手段	
調整手段)		4 0	遅延量検出手段	
15	マスター(同期サイクル設定手	4 1	遅延量決定手段	
段)(遅延量決定手段)		4 5	制御手段	
16	同期イベント発生手段	50, 51, 52	ボード	
17	同期信号発生手段	50a~50e	ポード上の伝送線路	
18	同期検出手段	51a~51e	ボード上の伝送線路	
19	遅延値設定手段	52a~52e	ボード上の伝送線路	
21, 22, 24	セレクタ (選択回路)	70a~70e	マザーボード上の伝送線路	
2 3	遅延紫子	80a~80e	マザーボード上の伝送線路	
25, 26	データ処理手段			


(図1)























[図9]








[図12]



[図13]



[図15]

